1965 huet den Intel-Matgrënner Gordon Moore dat formuléiert, wat sech zum "Moore-Gesetz" entwéckelt huet. Iwwer en halleft Joerhonnert laang huet et stänneg Gewënn bei der Leeschtung vun integréierte Schaltungen (IC) a Réckgang vun de Käschten ënnerstëtzt - d'Grondlag vun der moderner digitaler Technologie. Kuerz gesot: d'Zuel vun den Transistoren op engem Chip verduebelt sech ongeféier all zwee Joer.
Joerelaang huet de Fortschrëtt där Rhythmus gefollegt. Elo ännert sech d'Bild. Weider Schrumpfung ass méi schwéier ginn; d'Gréisste vun de Feature sinn op nëmmen e puer Nanometer erofgaang. Ingenieure stoussen op physikalesch Limitte, méi komplex Prozessschrëtt a steigend Käschten. Méi kleng Geometrien reduzéieren och d'Ausbezuelung, wat d'Produktioun vu grousse Volumen méi schwéier mécht. De Bau an de Betrib vun enger moderner Fabréck erfuerdert immens Kapital an Expertise. Vill argumentéieren dofir, datt d'Moore-Gesetz u Kraaft verléiert.
Dës Verännerung huet d'Dier fir eng nei Approche opgemaach: Chiplets.
E Chiplet ass e klenge Chip, deen eng spezifesch Funktioun erfëllt - am Fong en Deel vun deem, wat fréier ee monolithesche Chip war. Duerch d'Integratioun vu verschiddene Chiplets an engem eenzege Pak kënnen d'Produzenten e komplette System zesummestellen.
An der monolithescher Ära waren all Funktiounen op engem grousse Chip, sou datt en Defekt iergendwou de ganze Chip zerstéiere konnt. Mat Chiplets gi Systemer aus "known-good die" (KGD) gebaut, wat d'Ausbezuelung an d'Produktiounseffizienz däitlech verbessert.
Heterogen Integratioun – d'Kombinatioun vu Chips, déi op verschiddene Prozessknueten a fir verschidde Funktiounen opgebaut sinn – mécht Chiplets besonnesch mächteg. Héichleistungs-Rechenblöcke kënnen déi neist Knueten benotzen, während Speicher- an Analogschaltungen op ausgereiften, käschtegënschtegen Technologien bleiwen. D'Resultat: méi héich Leeschtung zu méi niddrege Käschten.
D'Autoindustrie ass besonnesch interesséiert. Grouss Autoshersteller benotzen dës Techniken fir zukünfteg SoCs fir Autoen z'entwéckelen, mat engem Zil vun enger Masseverwendung no 2030. Chiplets erlaben et hinnen, KI a Grafiken méi effizient ze skaléieren, wärend se gläichzäiteg d'Ausbezuelung verbesseren - wouduerch souwuel d'Performance wéi och d'Funktionalitéit an den Automobilhallefleeder verbessert ginn.
Verschidden Autodeeler mussen u strenge funktionelle Sécherheetsnormen erfëllen a vertrauen dofir op méi al, bewährte Knuet. Mëttlerweil erfuerderen modern Systemer wéi Advanced Driver Assistance (ADAS) a Software-Defined Vehicles (SDVs) vill méi Rechenzäit. Chiplets iwwerbrécken dës Lück: Duerch d'Kombinatioun vu Sécherheetsklass-Mikrocontroller, grousse Speicher a mächteg KI-Beschleuniger kënnen d'Produzenten SoCs méi séier op d'Bedierfnesser vun all Autoshersteller upassen.
Dës Virdeeler ginn iwwer d'Automobilindustrie eraus. Chiplet-Architekturen verbreeden sech an d'KI, d'Telekommunikatioun an aner Beräicher, beschleunegen d'Innovatioun an alle Branchen a ginn zu engem Pilier vun der Halbleiter-Roadmap.
D'Integratioun vu Chiplets hänkt vu kompakten, séieren Die-zu-Die-Verbindungen of. De Schlësselfaktor ass den Interposer - eng Zwëschenschicht, dacks Silizium, ënner den Diesen, déi Signaler wéi eng kleng Leiterplat dirigéiert. Besser Interposer bedeiten eng méi enk Kopplung an e méi schnelle Signalaustausch.
Fortgeschratt Verpackung verbessert och d'Energieversuergung. Dicht Arrays vu klenge Metallverbindungen tëscht Chips bidden genuch Weeër fir Stroum an Daten, och a klenge Plazen, wat en Transfer mat héijer Bandbreet erméiglecht an dobäi eng effizient Notzung vun der limitéierter Verpackungsfläch erméiglecht.
Déi haiteg Mainstream-Approche ass 2,5D-Integratioun: verschidde Chips niewentenee op engem Interposer placéiert ginn. Den nächste Sprong ass d'3D-Integratioun, bei där d'Chips vertikal mat Through-Silicon Vias (TSVs) gestapelt ginn, fir eng nach méi héich Dicht ze kréien.
D'Kombinatioun vu modulare Chipdesignen (Trennung vu Funktiounen a Schaltungstypen) mat 3D-Stacking ergëtt méi séier, méi kleng a méi energieeffizient Halbleiter. D'Co-Lokatioun vu Speicher a Berechnung liwwert eng enorm Bandbreet fir grouss Datensätz - ideal fir KI an aner héich performant Workloads.
Vertikal Stapelung bréngt awer Erausfuerderungen mat sech. Hëtzt sammelt sech méi séier un, wat d'Wärmemanagement an d'Ausbezuelung komplizéiert. Fir dëst ze bewältegen, entwéckelen d'Fuerscher nei Verpackungsmethoden, fir besser mat thermesche Restriktiounen ëmzegoen. Trotzdem ass den Dynamik staark: d'Konvergenz vu Chiplets an 3D-Integratioun gëtt wäit verbreet als e disruptivt Paradigma ugesinn - bereet, d'Fackel do ze féieren, wou de Moore-Gesetz ophält.
Zäitpunkt vun der Verëffentlechung: 15. Oktober 2025